TSMCは、AI・HPC向けの大型チップ向け先端パッケージング技術「CoPoS」（Chip-on-Panel-on-Substrate）を推進しています。従来の円形12インチウエハーではなく、310×310mmの角形パネルを使うことで、大型チップの実装効率を大きく高める狙いです。TSMC会長C.C.魏氏は2026年6月の株主総会で、2026年に設備検証、2027年にパイロット生産、2028年後半に量産開始という初のロードマップを示しましたが、ガラスコア基板の本格商用化は2030年以降になる見通しであることが複数メディア（TrendForce、XenoSpectrum等）で確認されました。
この記事で分かること
- CoPoS技術の仕組みと量産までのロードマップ
- ガラス基板が抱える技術的障壁の具体的な内容
- TSMC会長の発言が示す開発の実情
概要
CoPoSは、ガラス基板を用いることで、従来材料と比べてパッケージングの反り（warpage）を16%改善、実効熱膨張係数を19%低減、実効弾性係数を31%向上できるとする3社共同（TSMC・Ibiden・Innolux）の検証データが初めて公開されています。ただし、これらはシミュレーション結果であり、量産規模での実証はまだこれからの段階です。
詳細
複数の独立したメディア（TrendForce、XenoSpectrum等）で確認できた主なポイントは次の通りです。
- TSMCはCoPoS（310×310mmパネル方式）を推進し、2026年に設備検証、2027年にパイロット生産、2028年後半に量産開始を計画しているが、ガラスコア基板の本格商用化は2030年以降になる見通し
- 最大の技術的障壁は基板の反り（warpage）で、パネルサイズ拡大に伴う熱応力による反りが歩留まりを直接左右する
- TGV（Through Glass Via、ガラス貫通電極）技術も未成熟で、レーザーエネルギーのばらつきによる穴径の不均一、穴あけ時の微細なクラック、10ミクロン以下の穴でのメタライゼーション（金属充填）の難しさなど複数の技術的課題が残る
- TSMC会長C.C.魏氏は株主総会で「近道はない」とし、量産規模到達にはさらに2〜3年を要すると説明
- TSMC・Ibiden・Innolux3社の共同検証で、ガラス基板がパッケージング反りを16%改善、実効熱膨張係数を19%低減、実効弾性係数を31%向上できるとするシミュレーションデータを初公開
業界への影響
CoPoSのような次世代パッケージング技術は、AI・HPC向け大型チップの実装効率を左右する重要な要素技術です。TSMC会長自らが「近道はない」と明言した点は、業界の期待先行に対して、実際の技術的課題の大きさを率直に認めたものとして注目されます。ガラス基板の本格商用化が2030年以降にずれ込む見通しは、大型AIチップのパッケージング技術ロードマップ全体の時間軸を見直す材料になります。
日本との関係
この技術検証には、日本の大手基板メーカーIbidenが参加しています。ガラス基板・TGV技術の実用化には、基板材料・製造装置分野で強みを持つ日本企業の技術力が重要な役割を果たすとみられ、今後の技術的障壁克服の進捗は、日本のサプライチェーン企業の事業機会にも直結するテーマです。
今後の見通し
- TGV技術（穴あけ精度・メタライゼーション）の改善進捗
- 競合Intel・Samsungのガラス基板開発との比較
- 2028年後半の量産開始が計画通り進むか
- コスト削減効果の具体的な検証データ
まとめ
TSMCの次世代パッケージング技術「CoPoS」は、2028年後半の量産開始を計画していますが、ガラスコア基板の本格商用化は基板の反りやTGVの技術的課題により2030年以降になる見通しです。TSMC会長自身が「近道はない」と認めており、今後は技術的障壁の克服進捗と、日本企業を含むサプライチェーンの動向を確認する必要があります。
